Jump to content
Forum Kopalni Wiedzy
KopalniaWiedzy.pl

Problemy z EUV rozwiązane, za kilka lat powstaną 2-nanometrowe kości?

Recommended Posts

AMD zaprezentowało niedawno 7-nanometrowe procesory z rodziny Ryzen 3, a Samsung może w ciągu najbliższych miesięcy rozpocząć produkcję kości w technologii 5-nanometrów. Stało się to możliwe dzięki temu, że w końcu poradzono sobie z problemami trapiącymi litografię w ekstremalnie dalekim ultrafiolecie (EUV).

Świat czekał na litografię EUV od 15 lat. To technika litograficzna kolejnej generacji, która pracuje ze źródłem światła o długości fali 13,4–13,7 nanometra.

Możliwości EUV nie kończą się jednak na kościach AMD i Samsunga. W ciągu 6 lat możemy być świadkami debiutu pierwszych układów z bramką o długości 2 nanometrów. Postęp oznacza też, że świat znowu odskoczył Chinom. Państwo środka może nie być w stanie dorównać możliwościom technologicznym firm z USA, Korei Południowej i Tajwanu przez kolejnych 10–15 lat. Chiny importują większość układów scalonych, sprzedaż najnowszego sprzętu litograficznego do Chin jest zablokowana, nałożono też ograniczenia na zatrudnianie przez chińskie firmy czołowych światowych specjalistów od litografii.

Chińskie zapóźnienie to m.in. wynik mniejszych wydatków na prace badawczo-rozwojowe. W 2018 roku największy chiński producent półprzewodników, Semiconductor Manufacturing International, wydał na prace badawczo-rozwojowe 550 milionów dolarów. Rok wcześniej Intel przeznaczył na ten cel ponad 13 miliardów USD.

Dzięki EUV w ciągu najbliższej dekady możemy zejść do poziomu 2-nanometrowych układów scalonych. Co dalej? Trudno powiedzieć. Musimy zdać sobie sprawę, że odległości pomiędzy atomami krzemu w sieci krystalicznej wynoszą około 0,27 nanometrów. Oznacza to, że 2-nanometrowa bramka logiczna będzie miała szerokość zaledwie 7 atomów. Można się spodziewać wielu różnych propozycji nowych architektur. Producenci półprzewodników będą musieli coś wymyślić, zanim pojawi się technologia pozwalająca wytwarzać jeszcze mniejsze bramki logiczne. Na nią przyjdzie nam jednak sporo poczekać.


« powrót do artykułu

Share this post


Link to post
Share on other sites

Create an account or sign in to comment

You need to be a member in order to leave a comment

Create an account

Sign up for a new account in our community. It's easy!

Register a new account

Sign in

Already have an account? Sign in here.

Sign In Now

  • Similar Content

    • By KopalniaWiedzy.pl
      Naukowcy z Uniwersytetu Stanforda i SLAC National Accelerator Laboratory stworzyli pierwszy na świecie akcelerator cząstek na chipie. Za pomocą podczerwonego lasera na długości ułamka średnicy ludzkiego włosa można cząstkom nadać energię, którą  mikrofale nadają im na przestrzeni wielu metrów.
      Akcelerator na chipie to prototyp, ale profesor Jelena Vuckovic, która kierowała zespołem badawczym, mówi, że zarówno projekt jak i techniki produkcyjne, można skalować tak, by uzyskać strumienie cząstek o energiach wystarczających do prowadzenia zaawansowanych eksperymentów chemicznych, biologicznych czy z nauk materiałowych. Akcelerator na chipie przyda się wszędzie tam, gdzie nie są wymagane najwyższe dostępne energie.
      Największe akceleratory są jak potężne teleskopy. Na świecie jest ich tylko kilka i naukowcy muszą przyjeżdżać do takich miejsc jak SLAC by prowadzić eksperymenty. Chcemy zminiaturyzować technologię akceleratorów, by stała się ona bardziej dostępnym narzędziem naukowym, wyjaśnia.
      Uczeni porównują swoje osiągnięcie do przejścia od potężnych mainframe'ów do posiadających mniejszą moc obliczeniową, ale wciąż użytecznych, pecetów. Fizyk Robert Byer mówi, że technologia accelerator-on-a-chip może doprowadzić do rozwoju nowych metod radioterapii nowotworów. Obecnie maszyny do radioterapii do wielkie urządzenia emitujące promieniowanie na tyle silne, że może ono szkodzić zdrowym tkankom. W naszym artykule stwierdzamy, że może być możliwe skierowanie strumienia cząstek precyzyjnie na guza, bez szkodzenia zdrowym tkankom, mówi uczony.
      Za każdym razem, gdy laser emituje impuls – a robi to 100 000 razy na sekundę – fotony uderzają w elektrony i je przyspieszają. Wszystko to ma miejsce na przestrzeni krótszej niż średnica ludzkiego włosa.
      Celem grupy Vukovic jest przyspieszenie elektronów do 94% prędkości światła, czyli nadanie im energii rzędu 1 MeV (milion elektronowoltów). W ten sposób otrzymamy przepływ cząstek o energii na tyle dużej, że będzie je można wykorzystać w medycynie czy badaniach naukowych.
      Stworzony obecnie prototyp układu zawiera 1 kanał przyspieszający. Do nadania energii 1 MeV potrzebnych będzie tysiąc takich kanałów. I, wbrew pozorom, będzie to prostsze niż się wydaje. Jako, że mamy tutaj w pełni zintegrowany układ scalony, znajdują się już w nim wszystkie elementy potrzebne do wykonania zadania. Vukovic twierdzi że do końca bieżącego roku powstanie chip w którym elektrony zyskają energię 1 MeV. Będzie on miał długość około 2,5 centymetra.
      Inżynier Olav Solgaard nie czeka na ukończenie prac nad chipem. Już teraz zastanawia się nad wykorzystaniem go w onkologii. Obecnie wysokoenergetyczne elektrony nie są używane w radioterapii, gdyż doprowadziłyby do oparzeń skóry. Dlatego też Solgaard pracuje rodzajem lampy elektronowej, którą wprowadzałoby się chirurgicznie w pobliże guza i traktowało chorą tkankę strumieniem elektronów generowanych przez akcelerator na chipie.
      Warto w tym miejscu przypomnieć o rewolucyjnym laserze BELLA (Berkeley Lab Laser Accelerator), o którym informowaliśmy przed kilku laty. To najpotężniejszy kompaktowy akcelerator na świecie. Na przestrzeni 1 metra nadaje on cząstkom energie liczone w gigaelektronowoltach (GeV).

      « powrót do artykułu
    • By KopalniaWiedzy.pl
      Przed tygodniem TSMC ogłosiło, że wykorzystywana przezeń technologia 7nm plus (N7+) jest pierwszym komercyjnie dostępnym wdrożeniem technologii EUV (litografii w ekstremalnie dalekim ultrafiolecie). Tym samym tajwański gigant ustawił się w roli światowego lidera EUV. I wielu analityków to potwierdza.
      TSMC jest ewidentnym liderem na rynku EUV, zarówno jeśli chodzi o zamówione i już wykorzystywane narzędzia, liczbę plastrów wytwarzanych w technologii EVU jak i zintegrowania EUV w swoich planach produkcyjnych, mówi Jim Fontanelli, analityk w firmie Arete Ressearc.
      Obecnie najnowocześniejszą z wykorzystywanych technologii jest 7+ z trójwarstwową maską EUV. W drugiej połowie połowie przyszłego roku TSMC ma zamiar wdrożyć 5 nm z maską 15-warstwową, a pod koniec 2020 roku zadebiutuje technologia 6 nm, w której wykorzystana zostanie 4-warstwowa maska EUV, twierdzi Fontanelli.
      Zdaniem analityka, obecnie największym odbiorcą plastrów 7+ produkowanych przez TSMC jest AMD i ma to związek z ograniczoną dostępnością produktu. Jednak przy przejściu na węzeł 5nm pozycję kluczowego klienta w tej technologii powinno zyskać Huawei, a na drugim miejscu znajdzie się Apple. Obie firmy chcą bowiem wykorzystać możliwości związane z miniaturyzacją, mniejszym poborem mocy oraz poprawieniem wydajności. Największym odbiorcą plastrów 6nm ma zostać, również w zwiazku z ograniczoną podażą 7nm, MediaTek.
      Wdrożenie EUV jest bardzo trudne. Dość wspomnieć, że technologia ta wymaga źródła światła o mocy 250W. Tymczasem w powszechnie obecnie wykorzystywanej litografii zanurzeniowej wykorzystuje się moc 90W. A kolejna generacja EUV, high-NA EUV będzie wymagała 500-watowego źródła.
      EUV oferuje jednak tak wiele zalet, że warto przebrnąć trudy jej wdrożenia. Przede wszystkim pozwala zaś skrócić czas produkcji i uniknąć wielokrotnego naświetlania plastra.
      Technologia ta jest jednak na tyle nowa, kosztowna i sprawia tak dużo problemów, że obecnie jedynie trzech światowych producentów – TSMC, Samsung i Intel – ma w planach jej wdrożenie do produkcji. Intel jest w tych pracach najmniej zaawansowany. Intel wydaje się całkowicie zaangażowany w EUV 7nm, którą wdroży w 2021 roku. Liczba warstw w masce będzie tam mniejsza niż liczba warstw w węźle 5nm TSMC. Ma to związek w różnicach wymagań technologicznych. Prawdopodobnie warstw tych będzie mniej niż 10, mówi Fontanelli.
      Fakt, dla którego Fontanelli w dużej mierze opiera się na domysłach, dobrze wyjaśniają słowa innego analityka, Dana Hutchesona z VLSI Reseearch. Intel to największa zagadka spośród tych trzech producentów, gdyż nie tworzy podzespołów na zamówienie, zatem nie ma powodu, dla którego miałby zdradzać, co robi. Ponadto warto pamiętać, że Intel zawsze wdrażał narzędzia litograficzne dla kolejnych węzłów wcześniej, niż ktokolwiek inny. Ponadto od lat najbardziej angażuje się w badania nad EUF. Nie ma też marketingowego powodu, by na bieżąco informować o postępach w EUF, dlatego też sądzę, że nic nie powiedzą, zanim nie będą pewni, że są gotowi do rozpoczęcia produkcji.
      Początkowo Intel miał zamiar rozpocząć produkcję 7-nanometrowych układów w 2017 roku, jednak w związku z opóźnieniami przy węzłach 14- i 10-nanometrowym plany te przesunięto o cztery lata. W bieżącym roku menedżerowie Intela zapowiedzieli, że procesy produkcyjne 7-nanometrowych układów tej firmy będą równie lub bardziej wydajne niż procesy produkcyjne 5-nanometrowych kości TSMC.

      « powrót do artykułu
    • By KopalniaWiedzy.pl
      Prawo Moore'a żyje i ma się dobrze, uważa Mark Liu, przewodniczący zarządu TSMC. Firma poinformowała właśnie o rozpoczęciu prac badawczo-rozwojowych nad 3-nanometrowym procesem technologicznym. Jak stwierdził Philip Wong, wiceprezes ds. badawczych, Prawo Moore'a będzie obowiązywało jeszcze przez dziesięciolecia i pozwoli na tworzenie układów scalonych w technologii 2 i 1 nanometra.
      Największym problemem dla przemysłu półprzewodnikowego, przynajmniej na Tajwanie, może być niedobór inżynierów. To brak specjalistów może zagrozić dalszemu rozwojowi TSMC. Problem z odpowiednią ilością wykształconych pracowników będzie się jeszcze pogarszał, gdyż firmy z Chin agresywnie rekrutują inżynierów w innych państwach. Chcą, wykorzystując ich dotychczasowe doświadczenie, w sposób skokowy nadrobić przepaść technologiczną, jaka dzieli je od zagranicznej konkurencji.
      Już w tej chwili Chińczycy agresywnie rekrutują na Tajwanie i w Korei Południowej, oferując tamtejszym inżynierom znacznie wyższe płace niż te, na jakie mogą liczyć u siebie.

      « powrót do artykułu
    • By KopalniaWiedzy.pl
      W ubiegłym roku DARPA (Agencja Badawcza Zaawansowanych Projektów Obronnych) ogłosiła warty 1,5 miliarda dolarów program Electronic Resurgence Initiative (ERI). Będzie on prowadzony przez pięć lat, a w jego wyniku ma powstać technologia, która zrewolucjonizuje sposób projektowania i wytwarzania układów scalonych. Przeznaczona nań kwota jest czterokrotnie większa, niż typowe wydatki DARPA na projekty związane ze sprzętem komputerowym.
      W ostatnich latach postęp w dziedzinie sprzętu wyraźnie nie nadąża za postępem w dziedzinie oprogramowania. Ponadto Stany Zjednoczone obawiają się, że gdy przestanie obowiązywać Prawo Moore'a, stracą obecną przewagę na polu technologii. Obawa ta jest tym większa, że inne państwa, przede wszystkim Chiny, sporo inwestują w przemysł IT. Kolejny problem, to rosnąc koszty projektowania układów scalonych.
      Jednym z celów ERI jest znaczące skrócenie czasu projektowania chipów, z obecnych lat i miesięcy, do dni. Ma to zostać osiągnięte za pomocą zautomatyzowania całego procesu wspomaganego technologiami maszynowego uczenia się oraz dzięki nowym narzędziom, które pozwolą nawet mało doświadczonemu użytkownikowi na projektowanie wysokiej jakości układów scalonych.
      Obecnie nikt nie potrafi zaprojektować nowego układu scalonego w ciągu 24 godzin bez pomocy człowieka. To coś zupełnie nowego, mówi Andrew Kahng z Uniwersytetu Kalifornijskiego w San Diego, który stoi na czele jednego z zespołów zakwalifikowanych do ERI. Próbujemy zapoczątkować w elektronice rewolucję na miarę tej, jakiej dokonały browary rzemieślnicze na rynku sprzedaży piwa, stwierdził William Chapell, którego biuro z ramienia DARPA odpowiada za ERI. Innymi słowy, DARPA chce, by małe firmy mogły szybko i tanio projektować i produkować wysokiej jakości układy scalone bez polegania na doświadczeniu, zasobach i narzędziach dostarczanych przez rynkowych gigantów.
      Gdy Prawo Moore'a przestanie obowiązywać, najprawdopodobniej będziemy potrzebowali nowych materiałów i nowych sposobów na integrację procesora z układami pamięci. Ich znalezienie to jeden z celów ERI. Inny cel to stworzenie takiego sposobu integrowania ze sobą procesora i pamięci, który wyeliminuje lub znacząco ograniczy potrzebę przemieszczania danych pomiędzy nimi. W przyszłości zaś miałby powstać chip, który w tym samym miejscu będzie przechowywał dane i dokonywać obliczeń, co powinno znacząco zwiększyć wydajność i zmniejszyć pobór energii. DARPA chce też stworzyć sprzęt i oprogramowanie, które mogą być rekonfigurowane w czasie rzeczywistym do nowych zadań.
      Niektóre założenia ERI pokrywają się z tym, nad czym pracuje obecnie prywatny przemysł komputerowy. Przykładem takiego nakładania się jest próba stworzenia technologii 3-D system-on-chip. Jej zadaniem jest przedłużenie obowiązywania Prawa Moore'a za pomocą nowych materiałów jak np. węglowe nanorurki oraz opracowania lepszych sposobów łączenia ze sobą poszczególnych elementów układu scalonego.
      Podnoszą się jednak głosy mówiące, że DARPA i inne agendy rządowe wspierające badania IT, takie jak np. Departament Energii, powinny przeznaczać więcej pieniędzy na takie projekty. Profesor Erica Fuchs z Carnegie Mellon University zauważa, że prywatne przedsiębiorstwa skupiają się obecnie na bardziej wyspecjalizowanych zastosowaniach i mniej chętnie biorą udział w dużych wspólnych projektach. Zdaniem uczonej wysiłki amerykańskich agend rządowych w tym zakresie są o rząd wielkości za małe w stosunku do wyzwań, które czekają nas w najbliższej przyszłości.

      « powrót do artykułu
    • By KopalniaWiedzy.pl
      Infekcja wirusem komputerowym, do jakiej doszło w TSMC wywołała obawy o ciągłość dostaw 7-nanometrowych układów scalonych. Infekcja nie mogła wydarzyć się w gorszym momencie. Trzeci kwartał roku to szczyt sezonu dla producentów układów. Wówczas produkują kości, które trafiają do takich odbiorców jak Apple, przygotowujących swoje produkty na okres świątecznych zakupów.
      Do infekcji doszło wieczorem 3 sierpnia. TSMC musiało wyłączyć część ze swoich linii produkcyjnych. Zainfekowane zostały główne fabryki TSMC pracujące z 12-calowymi plastrami, w tym Fab 12 w Hsinchu Science Park i Fab 15 w Central Taiwan Science Park. Niektóre zakłady zostały zamknięte nawet na 10 godzin, co oznaczało uszkodzenie tysięcy plastrów.
      Teraz w Fab 15 trwa walka z czasem. TSMC chce wywiązać się z zamówień na 7-nanometrowe układy scalone. Kości te produkowane są głównie dla Apple'a, AMD, Qualcommu, Nvidii i Xilinksa. Tego typu układy stanowią coraz ważniejsze źródło przychodu TSMC. Firma już wcześniej zapowiadała, że w trzecim kwartale bieżącego roku uzyska z nich 10% przychodów, w czwartym będzie to 20%, a w całym roku ponad 20% przychodów TSMC ma pochodzić właśnie z najnowocześniejszych układów scalonych.
      Wstępne szacunki mówią, że atak szkodliwego kodu wpłynie na 3% przychodów z bieżącego kwartału, a opóźnione dostawy układów scalonych trafią do zamawiających w czwartym kwartale. Straty firmy wyniosą najprawdopodobniej 88-98 milionów dolarów, z czego wartość zniszczonych plastrów to około 30 milionów.
      Pojawiły się już głosy, że cała ta sytuacja wpłynie na spadek zaufania klientów do TSMC.
      Tajwański producent układów scalonych poinformował, że przyczyną infekcji był "błąd podczas instalacji oprogramowania dla nowego narzędzia". Dalszych szczegółów nie podano.

      « powrót do artykułu
  • Recently Browsing   0 members

    No registered users viewing this page.

×
×
  • Create New...