Jump to content
Forum Kopalni Wiedzy
Sign in to follow this  
KopalniaWiedzy.pl

Microsoft przyspiesza prace nad własnymi układami scalonymi

Recommended Posts

Microsoft zatrudnił byłego projektanta układów scalonych Apple'a, , który wcześniej pracował też w firmach Arm i Intel,  trafił do grupy kierowanej przez Raniego Borkara, zajmującej się rozwojem chmury Azure. Zatrudnienie Filippo wskazuje, że Microsoft chce przyspieszyć prace nad własnymi układami scalonymi dla serwerów tworzących oferowaną przez firmę chmurę. Koncern idzie zatem w ślady swoich największych rywali – Google'a i Amazona.

Obecnie procesory do serwerów dla Azure są dostarczane przez Intela i AMD. Zatrudnienie Filippo już odbiło się na akcjach tych firm. Papiery Intela straciły 2% wartości, a AMD potaniały o 1,1%.

Filippo rozpoczął pracę w Apple'u w 2019 roku. Wcześniej przez 10 lat był głównym projektantem układów w firmie ARM. A jeszcze wcześniej przez 5 lat pracował dla Intela. To niezwykle doświadczony inżynier. Właśnie jemu przypisuje się wzmocnienie pozycji układów ARM na rynku telefonów i innych urządzeń.

Od niemal 2 lat wiadomo, że Microsoft pracuje nad własnymi procesorami dla serwerów i, być może, urządzeń Surface.

Giganci IT coraz częściej starają się projektować własne układy scalone dla swoich urządzeń, a związane z pandemią problemy z podzespołami tylko przyspieszyły ten trend.


« powrót do artykułu

Share this post


Link to post
Share on other sites

Create an account or sign in to comment

You need to be a member in order to leave a comment

Create an account

Sign up for a new account in our community. It's easy!

Register a new account

Sign in

Already have an account? Sign in here.

Sign In Now
Sign in to follow this  

  • Similar Content

    • By KopalniaWiedzy.pl
      Firma Taiwan Semiconductor Manufacturing Co. (TSMC), największy na świecie producent układów scalonych na zlecenie, poinformowała, że wybuduje fabrykę półprzewodników w Japonii. To już druga tego typu zapowiedź w ostatnim czasie. Przed kilkoma miesiącami TSMC ogłosiła, że zainwestuje 12 miliardów dolarów w budowę nowej fabryki w Arizonie.
      Prace budowlane w Japonii rozpoczną się  przyszłym roku, a masowa produkcja chipów ma rozpocząć się w roku 2024. Japoński zakład będzie wyposażony w linie do produkcji w technologii 22 i 28 nanometrów. Będzie więc mniej zaawansowany technologicznie niż fabryka w Arizonie, gdzie powstanie 7-nanometrowa linia technologiczna. W Kraju Kwitnącej Wiśni z taśm produkcyjnych TSMC będą zjeżdżały podzespoły dla produktów konsumenckich, przemysłu samochodowego oraz Internet of Things.
      Dyrektor wykonawczy TSMC, C.C. Wei, poinformował, że firma otrzymała pomoc od japońskiego rządu i swoich japońskich klientów. Nie ujawnił wartości inwestycji, ale zrobił to premier Japonii Fumi Kishida, który poinformował parlament, że budowa pochłonie 8,8 miliarda USD, a część kosztów weźmie na siebie rząd.
      Japońska prasa dowiedziała się, że fabryka powstanie w prefekturze Kumamoto na zachodzie kraju, na ternie należącym do Sony i w pobliżu fabryki Sony, w której powstają matryce światłoczułe. Taka lokalizacja ma spory sens, gdyż Sony jest największym japońskim klientem TSMC.
      Światowy przemysł wciąż ma poważny problem z dostępnością półprzewodników. Niedawno Apple poinformował że najprawdopodobniej będzie zmuszony zmniejszyć tegoroczną produkcję iPhone'ów 13 nawet o 10 milionów sztuk. Do zmniejszenia produkcji została zmuszona też Toyota.
      Pandemia z pełną mocą ujawniła, jak bardzo producenci elektroniki z Europy, USA i Japonii są uzależnieni od chińskich, tajwańskich i południowokoreańskich producentów półprzewodników. Rozpoczęto więc działania, które mają zapobiegać tego typu sytuacjom w przyszłości. Sekretarz Handlu USA zaproponowała przeznaczenie 52 miliardów dolarów na badania nad półprzewodnikami i ich produkcję, Europa chce zwiększyć swoje możliwości produkcyjne, podobnie robi też Japonia. Na Uniwersytecie Tokijskim powołano dwie specjalne organizacje – Research Association for Advanced Systems (RAAS) oraz d.lab – których celem będzie ułatwienie wymiany technologicznej. W ramach RAAS, do której wstęp jest ograniczony, firmy takie jak TSMC, Hitachi czy Toppan mogą wymieniać się swoim know-how oraz korzystać z wyników zaawansowanych badań materiałowych, fizycznych i chemicznych prowadzonych na Uniwersytecie Tokijskim.

      « powrót do artykułu
    • By KopalniaWiedzy.pl
      Powszechna obecność komputerów kwantowych to wciąż dość odległa przyszłość, jednak specjaliści już pracują nad kryptografią postkwantową, czyli technikami kryptograficznymi mającymi na celu uchronienie nas przed atakami przeprowadzanymi za pomocą komputerów kwantowych. Algorytmy takie wymagają jednak olbrzymich mocy obliczeniowych. Teraz naukowcy z Niemiec ogłosili, że stworzyli układ scalony, który bardzo efektywnie wykorzystuje tego typu algorytmy i może rozpocząć epokę kryptografii postkwantowej.
      Większość współczesnej kryptografii korzysta z faktu, że komputery klasyczne potrzebują bardzo dużo czasu do rozwiązania złożonych problemów matematycznych, takich jak faktoryzacja (rozkład na czynniki) wielkich liczb. Jednak komputery kwantowe będą radziły sobie z takimi obliczeniami błyskawicznie. A przeprowadzenie udanej faktoryzacji oznacza we współczesnej kryptografii złamanie szyfru.
      Dlatego też specjaliści już od lat projektują algorytmy dla kryptografii postkwantowej. To problemy matematyczne, które mają sprawiać dużą trudność zarówno komputerom klasycznym jak i kwantowym. Wiele z nich to algorytmy kratowe. Ta krata to zbiór punktów w przestrzeni z periodyczną strukturą. W strukturze tej można zapisać wektory. Zaszyfrowana wiadomość zależy od jednego z tych punktów/wektorów. Do kraty dodawany jest też losowy szum, a cała trudność polega na tym, by – nie wiedząc jaki szum został dodany – znaleźć oryginalny punkt/wektor za pomocą którego zaszyfrowano wiadomość i go odszyfrować.
      Odszyfrowanie tak zabezpieczonej wiadomości jest trudne zarówno dla komputerów klasycznych jak i kwantowych. Jednak wykorzystanie takiego algorytmu wymaga bardzo dużych mocy obliczeniowych. Georg Sigl i jego koledzy z Uniwersytetu Technicznego w Monachium właśnie rozwiązali ten problem.
      Wspólnie z Siemensem, Infineonem i Giesecke+Devrient stworzyli układ scalony oparty na opensource'owej architekturze RISC-V. Zarówno układ jak i pracujące na nim oprogramowanie zostały zoptymalizowane pod kątem pracy z algorytmami kratowymi.
      W porównaniu z rozwiązaniami bazującymi tylko na oprogramowaniu, nowy układ jest 10-krotnie szybszy podczas pracy z Kyberem, jednym z najbardziej obiecujących algorytmów kratowych. Wykorzystuje też 8-krotnie mniej energii. Co więcej układ jest na tyle elastyczny, że pracuje też z SIKE, innym algorytmem kryptografii postkwantowej, który nie jest algorytmem kratowym. W tym przypadku ma być on 21-krotnie szybszy niż rozwiązania czysto software'owe.
      Twórcy nowego układu pracują też nad rozwiązaniem innego problemu bezpieczeństwa – trojanów sprzętowych. To złośliwe elementy sprzętowe celowo wprowadzane do układów scalonych. Sigle i jego grupa wbudowali w swój układ cztery takie trojany.
      Aby wiedzieć, czy można zaufać danemu chipowi, musimy posiadać metody jego weryfikacji. Chcemy się dowiedzieć, w jaki sposób można sprawdzić sam sprzęt i wykryć w nim sprzętowe trojany, wyjaśnia Sigl. Każdy z trojanów, które badają specjaliści z Monachium, działa w inny sposób. Jeden może zmniejszać wydajność układu, inny zaś przekazywać dane na zewnątrz. Celem badań jest stworzenie metod identyfikacji tego typu zagrożeń. Na razie udało się opracować trzy metody wykrywania sprzętowych trojanów na etapie projektowania układu scalonego.

      « powrót do artykułu
    • By KopalniaWiedzy.pl
      Nowy półprzewodnik, arsenek boru (BAs), ma wysoką przewodność cieplną i może być zintegrowany ze współczesnymi chipami, by odprowadzić z nich ciepło i poprawić tym samym ich wydajność. Materiał ten lepiej rozprasza ciepło niż najlepsze dostępnie obecne systemy do chłodzenia podzespołów komputerowych – twierdzą twórcy arsenku boru.
      Coraz większa miniaturyzacja, możliwość umieszczenia na tej samej powierzchni coraz większej liczby tranzystorów, oznacza, że procesory są coraz szybsze. Pojawiają się jednak problemy z odprowadzaniem ciepła, szczególnie w postaci lokalnych punktów znacznie wyższej temperatury. Ciepło to negatywnie wpływa na wydajność układów.
      Yongjie Hu z Uniwersytetu Kalifornijskiego w Los Angeles stworzył niedawno wolny od wad arsenek boru. To materiał, który rozprasza ciepło znacznie lepiej niż inne metale i półprzewodniki, jak diament czy węglik krzemu. Hu i jego koledzy wykazali też, że można go zintegrować z układami scalonymi zawierającymi tranzystory z azotku galu. Następnie przeprowadzili badania, które wykazały, że w układzie scalonym ze zintegrowanym arsenkiem boru, pracującym z niemal maksymalną wydajnością, temperatura najcieplejszych punktów jest znacznie niższa niż w układach chłodzone za pomocą innych materiałów.
      W czasie eksperymentów punktowa temperatura układów scalonych z arsenkiem boru wzrosła od temperatury pokojowej do nieco poniżej 87 stopni Celsjusza, podczas gdy chłodzonych diamentem wyniosła niemal 137 stopni, a chłodzonych węglikiem krzemu – zbliżyła się do 167 stopni Celsjusza.
      Wykazaliśmy, że możemy przetwarzać strukturę BAs i integrować ją z chipem o wysokiej mobilności elektronów. To bardzo obiecujące rozwiązanie dla wysoko wydajnej elektroniki, mówi Hu.
      Dodatkową zaletą arsenku boru jest jego bardzo niski opór cieplny na styku z innym materiałem. To zaś oznacza, że transport ciepła odbywa się szybciej niż w przypadku konkurencyjnych rozwiązań. To tak, jakby ciepło mogło przeskoczyć przez przeszkodę, jaką stanowi styk dwóch materiałów, w porównaniu z innymi rozwiązaniami, gdzie zwalnia, by ostrożnie przeszkodę przekroczyć, wyjaśnia Hu.
      Naukowcy, zachęceni wynikami swoich eksperymentów, planują teraz zintegrować swój materiał z różnymi rodzajami obwodów i chipami o różnej architekturze.

      « powrót do artykułu
    • By KopalniaWiedzy.pl
      Jeszcze w bieżącym roku ma zadebiutować kolejna edycja systemu operacyjnego Microsoftu – Windows 11. Koncern z Redmond opublikował minimalną specyfikację sprzętową, jaka będzie koniczna, by zaktualizować komputer i okazało się, że wielu użytkowników nie będzie mogło tego zrobić. Windows 11 nie będzie bowiem wspierał wszystkich procesorów. Nie zainstalujemy go na procesorze starszym nią 4–5 lat.
      Microsoft opublikował dokładne listy układów Intela, AMD i Qualcommu, na których można będzie zainstalować najnowszy system operacyjny. Co ciekawe, na liście tej nie ma układu Intel Core i7-7820HQ, który używany jest w microsoftowym notebooku Surface Studio 2. Jak można się domyślać, użytkownicy tego sprzętu nie są zbytnio zadowoleni z faktu, że nie otrzymają najnowszego Windowsa.
      Jednak nie tylko oni. MiIiony osób korzystających obecnie z Windows 10 nie będzie mogło zaktualizować systemu do jego najnowszej edycji. Za pomocą aplikacji PC Health Check możemy sprawdzić, czy nasz komputer spełnia minimalne wymagania, by zainstalować na nim Windows 11.
      Nie do końca jest jasne, na ile ściśle zasady te będą jednak przestrzegane. Już wcześniej menedżerowie Microsoftu sugerowali, że – po wyświetleniu ostrzeżenia – Windows 11 zainstaluje się na części teoretycznie niewspieranych procesorów. Na stronie polskiego Microsoftu czytamy, że na urządzeniach, które nie spełniają minimalnych wymagań zainstalowanie Windows 11 może okazać się niemożliwe.

      « powrót do artykułu
    • By KopalniaWiedzy.pl
      Rynkowy sukces lub porażka układu scalonego zależą w dużej mierze od etapu jego projektowania. Wtedy właśnie zostają podjęte decyzje odnośnie umiejscowienia na krzemie modułów pamięci i elementów logicznych. Dotychczas zadania tego nie udawało się zautomatyzować, a etap projektowania zajmuje inżynierom całe tygodnie lub miesiące. Inżynierowie Google'a poinformowali właśnie, że stworzony przez nich system sztucznej inteligencji poradził sobie z częściowym zaprojektowaniem chipa w ciągu godzin.
      Współczesne układy scalone składają się z miliardów tranzystorów, dziesiątek milionów bramek logicznych, tysiące bloków logicznych i łączących je kilometrów ścieżek. Lokalizacja poszczególnych układów i bloków logicznych odgrywa kluczową rolę dla przyszłej wydajności chipa. Specjaliści od dziesięcioleci pracują nad rozwiązaniami pozwalającymi zautomatyzować proces projektowania.
      Jako że bloki logiczne to duże elementy, tysiące i miliony razy większe od bramek logicznych, bardzo trudno jest jednocześnie umieszczać bloki i bramki. Dlatego współcześni projektanci układów najpierw umieszczają na krzemie bloki, a wolne miejsca zostają zapełnione pozostałymi bramkami logicznymi.
      Już samo rozmieszczenie bloków jest niezwykle wymagające. Eksperci Google'a obliczyli, że liczba możliwych kombinacji rozmieszczenia makrobloków, które brali pod uwagę w swoich badaniach, wynosi 102500.
      Planując rozmieszczenie bloków, inżynierowie muszą pamiętać o pozostawieniu miejsca na inne elementy i ich łączenie. Azalia Mirhoseini i jej zespół poinformowali na łamach Nature o stworzeniu metody automatycznego wstępnego projektowania chipa w czasie krótszym niż 6 godzin, które swoimi wynikami dorównuje lub nawet przewyższa to, co potrafią doświadczeni inżynierowie.
      naukowcy z Google'a wykorzystali techniki maszynowego uczenia się do wytrenowania swojego programu tak, by rozmieszczał na planie makrobloki. Po umieszczeniu każdego z nich program dokonuje oceny całego chipa, a następnie wykorzystuje to, czego się nauczył, do zaplanowania jak najlepszego kolejnego kroku.
      Co interesujące, projekty tworzone przez google'owską SI znacząco różnią się od tego, jak projektuje człowiek. Sztuczna inteligencja rozpoczyna od największych makrobloków. Ponadto w jakiś sposób unika ciągłego poprawiania tego, co już zostało zrobione. Inżynierowie, po umieszczeniu kolejnych bloków, bardzo często poprawiają rozmieszczenie następnych. SI tego nie robi. Mimo to udało jej się zaprojektować układy, w których sygnał pomiędzy poszczególnymi elementami biegnie równie sprawnie, co między układami zaprojektowanymi przez ludzi.
      Google już stosuje metody opracowane prze Mirhoseini do projektowania układów dla przyszłej generacji systemów sztucznej inteligencji. Tymczasem producenci układów scalonych próbują odtworzyć osiągnięcie Google'a i wdrożyć podobne rozwiązania do własnego procesu projektowania.

      « powrót do artykułu
  • Recently Browsing   0 members

    No registered users viewing this page.

×
×
  • Create New...