Jump to content
Forum Kopalni Wiedzy
Sign in to follow this  
KopalniaWiedzy.pl

Intel, Nvidia i AMD na CeBicie

Recommended Posts

Z odbywających się właśnie targów CeBIT 09 nadchodzą informacje o nowych produktach AMD, Intela i Nvidii.

AMD ogłosiło powstanie pierwszych procesorów graficznych wykonanych w technologii 40 nanometrów. To układy ATI Mobility Radeon HD 4860 i 4830. Układy wyposażono w silnik 3D z desktopowego Radeona HD 4800, obsługują DirectX 10.1, panoramiczny obraz w rozdzielczości HD oraz zaawansowane technologie oszczędności energii.

Układ ATI Mobility Radeon HD 4860 współpracuje z pamięciami GDDR5. Obie kości wkrótce znajdą się w notebookach Asusa.

Z kolei Intel zapowiedział kilka nowych wersji procesora Atom. Układy taktowane będą zegarami od 1,1 do 1,6 GHz, mają współpracować z 400- i 533-megahercowymi magistralami systemowymi i zostaną wyposażone w 512 kilobajtów pamięci L2. Ich pobór mocy wyrażony emisją cieplną (TDP) wyniesie 2,2 wata. Część z tych procesorów, zdolnych do pracy w temperaturach od 0 do +70 stopni Celsjusza trafi na rynek konsumencki, a dwa modele są przeznaczone do zastosowań przemysłowych. Zakres ich pracy wynosi od -40 do +85 stopni Celsjusza.

Natomiast w ofercie Nvidii znajdziemy bardzo wydajne procesory graficzne dla komputerów przenośnych. Jest wśród nich najszybsze urządzenie tego typu, GPU GeForce GTX 280M.
Układ ten został wyposażony w 128 jednostek cieniujących, jego wydajność to 562 gigaflopsy, a zegar procesora pracuje z częstotliwością 1463 MHz. Pamięć taktowana jest zegarem do 950 MHz. Współczynnik texture fill rate wynosi 38 gigatekseli na sekundę. Kość współpracuje z gigabajtem 256-bitowej pamięci GDDR3. Inne zaprezentowane przez Nvidię kości to GeForce GTX 260M (112 jednostek cieniujących, wydajność 462 gigaflopsy, zegar procesora 1375 MHz, fillrate 31 gigatekseli), GeForce GTS 160M i GTS 150M.

Share this post


Link to post
Share on other sites

Join the conversation

You can post now and register later. If you have an account, sign in now to post with your account.
Note: Your post will require moderator approval before it will be visible.

Guest
Reply to this topic...

×   Pasted as rich text.   Paste as plain text instead

  Only 75 emoji are allowed.

×   Your link has been automatically embedded.   Display as a link instead

×   Your previous content has been restored.   Clear editor

×   You cannot paste images directly. Upload or insert images from URL.

Sign in to follow this  

  • Similar Content

    • By KopalniaWiedzy.pl
      Na MIT powstał nowoczesny mikroprocesor z tranzystorami z nanorurek węglowych. Urządzenie można wyprodukować za pomocą technik używanych obecnie przez przemysł półprzewodnikowy, co ma olbrzymie znaczenie dla ewentualnego wdrożenia.
      Nanorurki węglowe są od dawna przedmiotem zainteresowań, gdyż dają nadzieję na zbudowanie kolejnej generacji komputerów po tym, gdy układów krzemowych nie będzie można już miniaturyzować. Tranzystory polowe z nanorurek węglowych (CNFET) mogą mieć bardzo obiecujące właściwości. Z dotychczasowych badań wynika, że powinny być one około 10-krotnie bardziej efektywne pod względem zużycia energii i pozwolić na przeprowadzanie obliczeń ze znacznie większą prędkością. Problem jednak w tym, że przy masowej produkcji w nanorurkach pojawia się tak wiele defektów, że nie można ich w praktyce wykorzystać.
      Naukowcy z MIT opracowali nową technikę, która znacząco zmniejsza liczbę defektów i daje pełną kontrolę nad produkcję CNFET. Co ważne, technika ta wykorzystuje procesy już używane w przemyśle półprzewodnikowym. Dzięki niej na MIT wyprodukowano 16-bitowy mikroprocesor składający się z 14 000 CNFET, który jest w stanie wykonywać te same obliczenia co tradycyjny procesor.
      Nowy procesor oparto na architekturze RISC-V. Testy wykazały, że jest on zdolny do wykonania pełnego zestawu instrukcji dla tej technologii.
      To, jak dotychczas, najbardziej zaawansowany chip wykonany w nowym procesie nanotechnologicznym, który daje nadzieję na wysoką wydajność i efektywność energetyczną, mówi współautor badań, profesor Max M. Shulaker. Krzem ma swoje ograniczenia. Jeśli chcemy coraz szybszych komputerów, to węglowe nanorurki są najbardziej obiecującym materiałem. Nasze badania pokazują zupełnie nowy sposób budowy układów scalonych z węglowymi nanorurkami.
      Shulaker i jego zespół od dawna pracują nad układami scalonymi z CNFET. Przed sześcioma laty byli w stanie zaprezentować procesor złożony ze 178 CNFET, który mógł pracować na pojedynczym bicie danych. Od tamtego czasu uczeni skupili się na rozwiązaniu trzech kluczowych problemów: defektach materiałowych, niedociągnięciach produkcyjnych oraz problemach funkcjonalnych.
      Największym problemem było uzyskanie nanorurek odpowiedniej jakości. Żeby CNFET działał bez zakłóceń, musi bez problemów przełączać się pomiędzy stanem 0 i 1, podobnie jak tradycyjny tranzystor. Jednak zawsze podczas produkcji powstanie jakaś część nanorurek, które będą wykazywały właściwości metalu, a nie półprzewodnika. Takie nanorurki czynią CNFET całkowicie nieprzydatnym. Zaawansowane układy scalone, by być odpornymi na obecność wadliwych nanorurek i móc szybko wykonywać zaawansowane obliczenia, musiałyby korzystać z nanorurek o czystości sięgającej 99,999999%. Obecnie jest to niemożliwe do osiągnięcia.
      Naukowcy z MIT opracowali technikę nazwaną DREAM (designing resilency against metallic CNT), która tak pozycjonuje metaliczne CNFET, że nie zakłócają one obliczeń. Dzięki temu zmniejszyli wymagania dotyczące czystości nanorurek aż o cztery rzędy wielkości. To zaś oznacza, że do wyprodukowania w pełni sprawnego układu potrzebują nanorurek o czystości sięgającej 99,99%, a to jest obecnie możliwe.
      Uczeni przeanalizowali różne kombinacje bramek logicznych i zauważyli, że metaliczne nanorurki węglowe nie wpływają na nie w ten sam sposób. Okazało się, że pojedyncza metaliczna nanorurki w bramce A może uniemożliwić komunikację pomiędzy nią, a bramką B, ale już liczne metaliczne nanorurki w bramce B nie wpływają negatywnie na jej możliwości komunikacji z żadną bramką. Przeprowadzili więc symulacje, by odnaleźć wszystkie możliwe kombinacje bramek, które byłyby odporne na obecność wadliwych nanorurek. Podczas projektowania układu scalonego brano pod uwagę jedynie te kombinacje. Dzięki technice DREAM możemy po prostu kupić komercyjne dostępne nanorurki, umieścić je na plastrze i stworzyć układ scalony, nie potrzebujemy żadnych specjalnych zabiegów, mówi Shulaker.
      Produkcja CNFET rozpoczyna się od nałożenia znajdujących się w roztworze nanorurek na podłoże z predefiniowanym architekturą układu. Jednak nie do uniknięcia jest sytuacja, w której część nanorurek pozbija się w grupy, tworząc rodzaj dużych cząstek zanieczyszczających układ scalony. Poradzono sobie z tym problemem tworząc technikę RINSE (removal of incubated nanotubes through selective exfoliation). Na podłoże nakłada się wcześniej związek chemiczny, który ułatwia nanorurkom przyczepianie się do niego. Następnie, już po nałożeniu nanorurek, całość pokrywana jest polimerem i zanurzana w specjalnym rozpuszczalniku. Rozpuszczalnik zmywa polimer, a ten zabiera ze sobą pozbijane w grupy nanorurki. Te zaś nanorurki, które nie zgrupowały się z innymi, pozostają przyczepione do podłoża. Technika ta aż 250-kronie zmniejsza zagęszczenie zbitek nanorurek w porównaniu z alternatywnymi metodami ich usuwania.
      Poradzono sobie też z ostatnim problemem, czyli wytworzeniem tranzystorów typu N i typu P. Zwykle produkcja tych tranzystorów z węglowych nanorurek kończyła się uzyskaniem urządzeń o bardzo różniącej się wydajności. Problem rozwiązano za pomocą nowej techniki o nazwie MIXED (metal interface engineering crossed with electrostatic doping), dzięki której możliwe jest precyzyjna optymalizacja procesorów do wymaganych zadań. Technika ta polega na dołączeniu do każdego tranzystora, w zależności czy ma być on P czy N, odpowiedniego metalu, platyny lub tytanu. Następnie tranzystory są pokrywane tlenkiem, co pozwala na ich dostosowanie do zadań, jakie będą spełniały. Można więc osobno dostroić je do pracy w zastosowaniach w wysoko wydajnych serwerach, a osobno do energooszczędnych implantów medycznych.
      Obecnie, w ramach programu prowadzonego przez DARPA (Agencja Badawcza Zaawansowanych Projektów Obronnych), wspomniane techniki produkcji układów scalonych z węglowych nanorurek wdrażane są w fabrycznych liniach produkcyjnych. W tej chwili nikt nie potrafi powiedzieć, kiedy w sklepach pojawią się pierwsze procesory z CNFET. Shulaker mówi, że może się to stać już w ciągu najbliższych pięciu lat. Sądzimy, że teraz to już nie jest pytanie czy, ale pytanie kiedy, mówi uczony.

      « powrót do artykułu
    • By KopalniaWiedzy.pl
      Po tym, jak na początku bieżącego roku firma GlobalFoundries przestała produkować układy scalone na zlecenie, na rynku najbardziej zaawansowanych chipów pozostały jedynie trzy firmy. Największą z nich jest tajwańska TSMC, drugi pod względem wielkości jest Samsung, który przeżywa jednak kłopoty. Trzecia firma to Intel, które nie odniosła na tym rynku większych sukcesów i właśnie pojawiły się pogłoski, że może się z niego wycofać.
      Jak donosi serwis DigiTimes, powołując się na źródła w tajwańskim przemyśle półprzewodników, nie będzie zaskoczeniem, jeśli Intel zaprzestanie produkcji układów scalonych na zlecenie. Z informacji przekazanej przez źródła wynika, że Intel nigdy nie stanowił poważnej konkurencji dla TSMC i Samsunga. Firma oferowała wyższe ceny i nie przyciągnęła ani wielkich klientów, ani nie składano w niej dużych zamówień.
      Tajwańscy eksperci działający na rynku półprzewodników mówią, że Intel nigdy tak naprawdę nie przykładał dużej wagi do konkurowania z TSMC i Samsungiem na rynku układów calonych na zlecenie. Być może przedstawiciele koncernu nigdy nie wierzyli w sukces na rynku, który w ponad 50% jest opanowany przez TSMC, a Samsung i Globalfoundries skupiały się na utrzymaniu swojej pozycji. Wyższe ceny oraz słabszy łańcuch dostaw również nie pomagały Intelowi w rynkowej walce.
      Analizy dotyczące rynku półprzewodników przewidują, że w 2019 roku z powodu spadku cen układów pamięci i wojny handlowej pomiędzy USA a Chinami, inwestycje na tym rynku zmniejszą się o 8%. Wcześniej przewidywano 7-procentowy wzrost. Jednak na Tajwanie sytuacja będzie zupełnie inna. Tam inwestycje mają wzrosnąć o 24%, głównie dzięki budowie przez TSMC fabryk wytwarzających kości w technologii 5 nanometrów.

      « powrót do artykułu
    • By KopalniaWiedzy.pl
      Intel przerzuca się z producentami pecetów odpowiedzialnością za niedobory na rynku procesorów dla pecetów. W liście otwartym do klientów i partnerów Bob Swan, dyrektor ds. finansowych Intela, który tymczasowo sprawuje funkcję dyrektora wykonawczego, stwierdził, że braki na rynku procesorów wynikają z rosnącej popularności chmur obliczeniowych oraz z niespodziewanego wzrostu popytu na pecety. Analitycy spodziewają się, że po raz pierwszy od 2011 roku rynek pecetów doświadczy znaczącego wzrostu.
      Jednak nie wszyscy zgadzają się z Intelem. Jeszcze przed publikacją listu Swana na blogu jednego z brytyjskich producentów pecetów opublikowano wpis, w którym producent ten wini wyłącznie Intela za rynkowe problemy. Dowiadujemy się z niego, że wobec rosnącego zapotrzebowania na chmury obliczeniowe i centra bazodanowe Intel zmienił swoje priorytety i skupił się głównie na produkcji Xeonów, nie dbając o wyczerpujące się zapasy CPU dla pecetów. Wobec rosnącego zapotrzebowania na rynku komputerów osobistych oznacza to nie tylko niedobory, ale także wzrosty cen, które mogą utrzymać się jeszcze w pierwszym kwartale przyszłego roku.
      Niezależnie jednak od problemów z zaspokojeniem popytu, Intel ma się czym pochwalić. Nasz biznes bazodanowy wzrósł w drugim kwartale o 25%, a przychody z rynku chmur obliczeniowych zwiększyły się o 43% w pierwszym półroczu. Postępy na rynku pecetów są jeszcze bardziej zdumiewające, czytamy w liście Swana.
      Dobrą alternatywą dla pecetowych procesorów Intela mogą być kości AMD Ryzen, których ceny pozostają stabilne. Jednak nie wszyscy klienci dadzą się przekonać do zakupu kości AMD, więc producenci komputerów osobistych nie mają innego wyjścia jak poczekać, aż na rynek trafi wystarczająca ilość produktów Intela.

      « powrót do artykułu
    • By KopalniaWiedzy.pl
      Firma Adapteva ogłosiła, że wkrótce zacznie produkować próbną wersję 64-rdzeniowego procesora wykonanego w technologii 28 nanometrów. Układ E64G4 korzysta z technologii Epiphany, która została stworzona pod kątem takich zastosowań jak rozpoznawanie mowy czy przetwarzanie grafiki.
      Adapteva specjalizuje się w tworzeniu aplikacji na rynek finansowy, wojskowy i inżynieryjny, teraz zaś chce zaistnieć na rynku urządzeń przenośnych.
      W firmę zainwestowano zaledwie 2 miliony dolarów, teraz przygotowuje ona swój czwarty układ scalony i wkrótce przestanie przynosić straty. Andreas Olofsson, założyciel i szef Adaptevy mówi, że mimo iż same maski litograficzne kosztują miliony dolarów, to przedsiębiorstwo może działać, gdyż wybrało model multiproject wafer (MPW), w którym koszty masek podzielone są pomiędzy klientów firmy. Ponadto Adapteva działa na rynkach, na których produkuje się niewielkie serie drogich układów. Pojedynczy procesor może kosztować nawet 1000 dolarów.
      Od lata 2011, kiedy to Adapteva wyprodukowała swój pierwszy układ scalony, 16-rdzeniowy procesor wykonany w technologii 65 nanometrów, wpływy przedsiębiorstwa wyniosły milion dolarów.
      Obecnie ma powstać czwarta generacja układu Epiphany. Kość będzie składała się z 64 rdzeni RISC, z których każdy zostanie wyposażony w 32 kilobajty pamięci podręcznej. Całość zmieści się na powierzchni 8,2 mm2 i będzie, jak twierdzi Adapteva, najbardziej efektywnym energetycznie układem scalonym. Jego wydajność ma wynieść 70 GFlops/wat.
      Kość taktowana będzie zegarem o częstotliwości do 700 MHz.
      Ambicje firmy jednak się na tym nie kończą. Architektura Epiphany ma umożliwić produkcję procesora składającego się z 4096 rdzeni.
      Układy na zamówienie Adaptevy są produkowane w fabrykach Globalfoundries.
    • By KopalniaWiedzy.pl
      HP ma zamiar stworzyć do 2017 roku 256-rdzeniowy procesor Corona, którego rdzenie będą komunikowały się ze sobą za pomocą łączy optycznych. Taka kość miałaby wykonywać 10 biliardów operacji zmiennoprzecinkowych na sekundę, zatem wydajność pięciu układów dorównywałaby wydajności współczesnych superkomputerów. Poszczególne rdzenie wymieniałyby dane z prędkością 20 terabitów na sekundę, a komunikacja między procesorem a pamięcią odbywałaby się z prędkością 10 Tb/s. Co więcej Corona zużywałaby znacznie mniej energii niż współczesne układy, dzięki czemu superkomputerom łatwiej będzie pokonać barierę eksaflopsa (1018 operacji zmiennoprzecinkowych na sekundę).
      Obecnie istnieją dwa główne problemy, które znacznie utrudniają zwiększanie wydajności układów scalonych w dotychczasowym tempie. Im więcej rdzeni w procesorze, tym trudniej jest koordynować ich pracę i komunikować je ze sobą. Bardzo trudno jest uzyskać układ posiadający więcej niż 16 rdzeni, który pracowałby jak procesor równoległy. Drugi poważny problem to olbrzymi pobór mocy, który ma miejsce podczas przesyłania danych od i do układów pamięci.
      Obie te przeszkody można rozwiązać za pomocą zintegrowanej fotoniki, czyli laserów i łączy optycznych wbudowanych w układ scalony. Przykładem takiej kości może być zaprezentowany właśnie przez IBM-a Holey Optochip. Nad podobnymi rozwiązaniami pracują też Intel (projekt Runnemede), Nvidia (Echelon), Sandia National Laboratory (X-calibur) czy MIT (Angstrom).
      Najważniejszą jednak rolę odgrywa zintegrowana fotonika w projekcie Corona. Problem w tym, że część potrzebnej technologii wciąż jeszcze nie została opracowana. Jednak co się powoli zmienia. Od dłuższego już czasu informujemy o postępach na tym polu. Przez ostatnie lata wiele firm pracowało nad poszczególnymi podzespołami, teraz zaczęto łączyć je w układy. To jak przejście od tranzystora do układu scalonego - stwierdził Marco Fiorentino z HP Labs.
      HP ma zamiar w każdy rdzeń Corony wbudować laser, który będzie wysyłał informacje do wszystkich innych rdzeni. Jak obliczają specjaliści wykorzystanie elektroniki do stworzenia 10-terabitowego kanału przesyłu danych pomiędzy CPU a pamięcią wymagałoby 160 watów mocy. Zdaniem HP, jeśli zastąpimy elektronikę zintegrowaną fotoniką, pobór mocy spadnie do 6,4 wata.
      Zmniejszenie poboru mocy to dla superkomputerów niezwykle istotna sprawa. Najpotężniejsza maszyna na świecie, japoński K Computer, potrzebuje obecnie do pracy 12,6 MW. Jego wydajność wynosi 10,5 PFlops, trzeba by ją zatem zwiększyć niemal 100-krotnie by osiągnąć barierę eksaflopsa.
      Zintegrowana fotonika przyczyni się również do obniżenia poboru mocy przez serwery i urządzenia telekomunikacyjne, co odgrywa olbrzymią rolę w internecie, którym przesyłamy coraz większą ilość danych. Z czasem lasery i łącza optyczne mogą trafić też do urządzeń przenośnych, pozwalający na ich dłuższą pracę bez potrzeby ładowania baterii. Również, co niezwykle istotne, w fotonice nie występuje problem interferencji elektromagnetycznej, zatem jej stosowanie np. w samochodach czy samolotach będzie bezpieczniejsze niż stosowanie urządzeń elektronicznych.
      Problemem jest też stworzenie miniaturowych laserów, które można będzie budować za pomocą dostępnych technologii. Jako, że z krzemu nie można generować światła, specjaliści badają inne materiały, przede wszystkim arsenek galu i fosforek indu. Ostatnio MIT zainteresował się też germanem.
      Trwają również intensywne prace nad rozwojem technologii TSV (through silicon vias). Pozwoli się ona pozbyć szyn, za pomocą których łączą się ze sobą poszczególne układy. Szyny stanowią dla danych wąskie gardło i zużywają sporo energii. TSV pozwala układać na sobie układy scalone (powstają w ten sposób układy 3D) i łączyć je kablami poprowadzonymi wewnątrz takiego stosu układów, co zwiększa przepustowość, a jednocześnie zmniejsza zużycie prądu i pozwala na zaoszczędzenie miejsca na płycie głównej.
      W projekcie Corona HP chce połączyć obie technologie - 3D i zintegrowaną fotonikę. Dzięki temu ma powstać 256-rdzeniowy procesor zbudowany z 64-rdzeniowych klastrów. Całość zostanie wykonana w procesie 16 nanometrów i będzie połączona łączami optycznymi.
×
×
  • Create New...