Znajdź zawartość

Intel pokazał procesor Atom, który może być konfigurowany przez użytkownika. Układ zawiera dedykowany blok FPGA składający się z 60 000 elementów logicznych. Konfiguracja odbywa się za pomocą narzędzi Quartus II firmy Altera. Atomy z FPGA stanowią nową rodzinę układów Intela o nazwie kodowej Stellarton. Będą one sprzedawane jako E600C. Obecnie seria składa się z układów E665CT i E665C taktowanych zegarem o częstotliwości 1,3 GHz oraz E645CT i E645C z jednogigahercowym zegarem. Te układy powinny trafić na rynek w ciągu najbliższych 2 miesięcy. Natomiast w pierwszym kwartale przyszłego roku ukażą się ich energooszczędne wersje E625CT i E625C z 600-megahercowym zegarem. W hurcie nowe kości będą sprzedawane w cenach od 61 do 106 USD. Intel ma nadzieję, że nowe układy trafią do systemów telefonii internetowej, urządzeń wbudowanych, urządzeń medycznych, maszyn przemysłowych czy urządzeń sieciowych.

Po raz pierwszy w historii Intel będzie produkował układy scalone na zlecenie mniejszej firmy. Pierwszym klientem Intela został Achronix Semiconductor, który będzie zamawiał kości FPGA wykonane w technologii 22 nanometrów. Umowa nie będzie miała dla Intela wielkiego znaczenia. Jak poinformował Bill Kircos, liczba zamawianych przez Archoniksa układów będzie znacząco mniejsza niż 1% całej produkcji giganta. Dlatego też trudno w tej chwili wyrokować, co skłoniła Intela do zdecydowania o rozpoczęciu produkcji na zlecenie i zachęcania innych firm do podpisywania podobnych umów. Wiadomo natomiast, że układy Archoniksa z rodziny Speedster22i mogą być, dzięki wykorzystaniu technologii Intela, aż o 300% bardziej wydajne, zużywać o 50% mniej energii i kosztować o 40% mniej niż jakiekolwiek FPGA dostępne obecnie na rynku. Intel ma najlepszą technologię produkcyjną na świecie i mamy ten przywilej, że podpisaliśmy umowę, która pozwoli na jednoczesne poprawienie prędkości, wydajności, gęstości i ceny. Połączenie zaawansowanego 22-nanometrowego procesu Intela i zaawansowanej technologii FPGA Achroniksa umożliwi kościom Speedster22i przyćmić inne rozwiązania FPGA, które pojawią się na rynku w perspektywie najbliższych lat - stwierdził John Holt, dyrektor wykonawczy Achroniksa.

Podczas Memristor and Memristor System Symposium, które odbyło się w Berkeley, zademonstrowano pierwszy w historii układ będący połączeniem memrystorów z tranzystorami. Memrystor, po raz pierwszy pokazany w maju bieżącego roku, to czwarty typ podstawowego obwodu elektrycznego. Pokazany właśnie przez HP chip dowodzi, że układ stworzony z tranzystorów i memrystorów działa tak, jak kość złożona z dużej liczby samych tranzystorów. Tak więc wykorzystanie memrystorów pozwala na stworzenie znacznie mniejszych i zużywających mniej energii kości, które wydajnością nie ustępują tradycyjnym układom tranzystorowym. Memrystory pozwolą więc przez kolejne lata zachować ważność Prawu Moore'a. Stan Williams, jeden z twórców memrystora, mówi, że jego zintegrowanie z tranzystorami było znacznie łatwiejsze, niż przypuszczano. Ponieważ memrystory buduje się z tych samych materiałów, które wykorzystuje się obecnie w układach scalonych, okazało się, że zintegrowanie ich z tranzystorami jest bardzo łatwe. Memrystory działają jak oporniki, ale w przeciwieństwie do nich potrafią zmieniać oporność w zależności od ilości i kierunku przyłożonego napięcia. Ponadto zapamiętują oporność po odłączeniu zasilania. Dzięki temu pojedynczy memrystor może spełniać rolę wielu tranzystorów. Jest też obiecującą, szybszą, tańszą, mniejszą i bardziej energooszczędną alternatywą dla pamięci flash. Specjaliści mają nadzieję, że memrystor zrewolucjonizuje też budowę układów FPGA (Field Programmable Gate Array). To programowalne układy scalone, które można na bieżąco przystosowywać do zadań, które mają wykonywać. FPGA są obecnie używane przede wszystkim do projektowania innych kości, pozwalają bowiem producentowi przetestować architekturę kości. Są jednak drogie w produkcji, duże i wolno pracują, dlatego też nie są zbyt rozpowszechnione. Dzięki memrystorom być może uda się wyprodukować FPGA pozbawione jego wad, a zachowujące zalety. Przez najbliższe lata naukowcy będą badali i udoskonalali memrystory. Wiliams uważa, że pierwsze układy scalone z memrystorami trafią do sprzedaży w ciągu trzech lat.

Szkoccy naukowcy stworzyli niewielki superkomputer, który nie wykorzystuje procesorów. Komputer Maxwell powstał na uniwersytecie w Edynburgu, a jego twórcą jest FPGA High Performance Computing Alliance (FHPCA). Zamiast procesorów wykorzystuje on 64 programowalne układy logiczne FPGA firmy Xilinx. Całość zamknięto w obudowie IBM-a przeznaczonej dla serwerów typu blade. Układy są osobno programowane do każdego zadania i to w taki sposób, by otrzymywały tylko i wyłącznie instrukcje konieczne do jego wykonania. Dzięki temu pracują one z maksymalną wydajnością. FHPCA twierdzi, że wart 3,6 miliona funtów system jest 10-krotnie bardziej wydajny i 300-krotnie szybszy od tradycyjnych superkomputerów porównywalnej wielkości. Jednocześnie do pracy potrzebuje 10 razy mniej energii. Maxwell będzie wykonywał zadania typowe dla superkomputerów. Zostanie więc zaangażowany do obróbki danych sejsmologicznych, finansowych oraz do modelowania czy zadań obronnych. Przed zbytnim optymizmem dotyczącym Maxwella ostrzegają jednak sami jego twórcy. Układy FPGA są trudne w programowaniu i może się to stać główną przeszkodą na drodze upowszechnienia się bezprocesorowych superkomputerów. Mark Persons, dyrektor Edinburgh Parallel Computing Centre, mówi, że następnym krokiem będzie zachęcenie biznesu i środowiska naukowego do używania Maxwella oraz prace nad uproszczeniem tworzenia oprogramowania dla tego typu maszyn.

Naukowcy pracujący dla HP dokonali odkrycia, które pozwoli na przedłużenie ważności prawa Moore’a. Gordon Moore, współzałożyciel Intela, stwierdził, że liczba tranzystorów w układzie scalonym podwaja się co 18-24 miesięcy. Stwierdzenie to dotychczas się sprawdza. Układy scalone osiągnęły już jednak taki stopień miniaturyzacji, że, jak twierdzą uczeni, w ciągu najbliższych lat dojdziemy do fizycznej granicy, poza którą nie będzie możliwe dalsze pomniejszanie elementów układu scalonego. Wówczas prawo Moore'a przestanie obowiązywać. Naukowcy przewidują, że po przekroczeniu granicy 20 nanometrów pojawią się poważne, trudne do przezwyciężenia przeszkody. Poniżej 10 nanometrów technologia CMOS osiągnie swe fizyczne granice. Tymczasem Intel rozpocznie w bieżącym roku produkcję układów w technologii 45 nanometrów. Pracownikom HP udało się połączyć tradycyjną technologię CMOS z podzespołami wielkości nanometrów. Powstał w ten sposób hybrydowy układ o dużym upakowaniu tranzystorów, mniejszym poborze prądu oraz znacznie bardziej odporny na wady produkcyjne, niż obecnie wykonywane kości. HP twierdzi, że nowa technika pozwoli na budowę układów, w których gęstość upakowania poszczególnych elementów będzie nawet ośmiokrotnie większa, niż w obecnie spotykanych kościach. Zastosowanie technologii CMOS oznacza natomiast, że obecnie stosowane linie produkcyjne wymagałyby jedynie niewielkich przeróbek, po których mogłyby produkować układy nowego typu. To znacząco obniża koszty zastosowania nowej technologii. Pomysł HP polegał na umieszczeniu przełącznika wykonanego w skali nano na strukturze stworzonej w technologii CMOS. Swoją architekturę HP nazywa FPNI (Field Programmable Nanowire Interconnect – programowalna struktura połączeń nanokablami). To odmiana stosowanej obecnie architektury FPGA (Field Programmable Gate Array – programowalna macierz bramek logicznych). To zarówno nowa architektura jak i nowy sposób tworzenia połączeń, który pozwala na zredukowanie przestrzeni potrzebnej do połączenia ze sobą tranzystorów – mówi Rob Lineback, analityk z IC Insights. Jeśli HP rzeczywiście opracowało coś, co zmienia reguły gry, może mieć to olbrzymie znacznie dla użytkowników końcowych. Dodaje jednak, że jest zawsze sceptyczny wobec podobnych doniesień. Tymczasem HP ogłosiło, że w ciągu roku pokaże działający prototypowy układ, wykorzystujący nową technologię produkcji. Pracujący dla tej firmy naukowcy stwierdzili, że "zachowawcza” odmiana ich technologii, która będzie korzystała z 15-nanometrowych nanokabli użytych w 45-nanometrowym procesie CMOS, będzie gotowa do wdrożenia nie później niż w 2010 roku.