Znajdź zawartość

Na urządzenia litograficzne kolejnej generacji będą mogły pozwolić sobie tylko nieliczne firmy. Sprawdzają się bowiem najbardziej pesymistyczne przewidywania dotyczące ich ceny. Dan Hutcheson, prezes firmy VLSI Research poinformował, że skanery litograficzne pracujące w ekstremalnie dalekim ultrafiolecie (EUV) będą kosztowały.... 125 milionów dolarów za sztukę. Gdy w 2003 roku Intel przewidział, że tego typu urządzenia będą potrzebne i zaproponował ich budowę, przedstawiciele koncernu uważali, że skaneray EUV będą kosztowały około 20 milionów dolarów. Jednak Dan Hutcheson mówi, że nie powinniśmy się dziwić tak wysokiej cenie. Przypomina, że już wiele lat temu Risto Puhakka, który wówczas był prezesem VLSI Research przewidywał, dokonując porównania kosztu budowy skanera do piksela oferowanej przezeń rozdzielczości, że ceny mogą być aż tak wysokie. Wtedy wszyscy uważali, że to wielka przesada, a teraz zamawiają urządzenia w takiej cenie - mówi Hutcheson. Pomimo sporych opóźnień, spowodowanych ogromnymi kosztami i trudnościami technicznymi, litografia w ekstremalnie dalekim ultrafiolecie powoli zdobywa rynek. Firma ASML sprzedała dwa skanery w wersji alfa. Nabywcami byli IMEC i Sematech. Cena urządzenia to podobno 60 milionów USD. Ponadto ASML ma zamówienia na sześć, czyli wszystkie, skanerów produkcyjnych NXE:3100. Cena pojedynczego urządzenia sięga ponoć 90 milionów USD. Firma zebrała też 10 zamówień na NXE-3300, czyli skanery EUV nowej generacji. Zostaną one kupione przez Barclays Capital, Hynix, IMEC, Intela, Samsunga, Toshibę i TSMC.

Inżynierowie z Uniwersytetu Stanforda stworzyli najdoskonalsze i najbardziej wydajne układy scalone wykorzystujące węglowe nanorurki. Uczonym udało się wyeliminować niedoskonałości, które przyczyniały się do powstawania spięć w obwodach. Dowodzi to, że prace nad węglowymi nanorurkami wykorzystywanymi w tranzystorach wyszły poza dziedzinę odkryć naukowych i mogą być prowadzone na poziomie inżynierskim - powiedział profesor H.-S. Philip Wong, który prezentował najnowsze dokonania swojego zespołu podczas International Electron Devices Meeting w Baltimore. W tej chwili jesteśmy w stanie budować obwody w skali całego plastra krzemowego. Dotychczas mogliśmy tworzyć pojedyncze urządzenia - dodał. Nie oznacza to, że w najbliższym czasie na rynek trafią układy scalone z nanorurkowymi tranzystorami. Na razie bowiem udało się umieścić w nowym chipie stosunkowo niewiele tranzystorów. Najważniejszy jest jednak fakt, że technika, dzięki której tego dokonano, jest podobna do obecnie wykorzystywanych technologii przemysłowych i jest kompatybilna ze standardem VLSI. Układy, które powstały na Uniwersytecie Stanforda, wykorzystują trzy podstawowe techniki opracowane w ostatnich latach na tej uczelni. Pierwsza z nich, stworzona w 2007 roku, pozwala nanorurkowym tranzystorom pracować nawet wówczas, gdy tworzące je nanorurki nie są idealnie dopasowane. Druga, z 2008, umożliwia zgodną z VLSI produkcję nanorurkowych tranzystorów. Trzecia, właśnie zaprezentowana, pozwala na eliminowanie wadliwych nanorurek, które przewodziły prąd wówczas, gdy nie powinny. Uczeni nazwali ją VLSI-compatible Metallic Nanotube Removal (VMR). Przy jej opracowywaniu wykorzystano pomysł, na który w roku 2001 wpadł Paul Collins i jego zespół z IBM-a. Używali oni prądu do niszczenia nanorurek. Uczeni ze Stanforda używają elektrod do oddzielania wadliwych nanorurek od prawidłowych. Te same elektrody mogą być później połączone z nanorurkami, tworząc obwód elektryczny. Najpoważniejszą przeszkodą na drodze do budowy układów scalonych wykorzystujących nanorurki jest opracowanie techniki pozwalającej na zwiększenie liczby nanorurkowych tranzystorów na chipie do wielu milionów. Naukowcy sądzą, że poradzą sobie z tym problemem.