Znajdź zawartość

IBM zaprezentował technologię CMOS Integrated Silicon Nanophotonics (CISN) i zapowiedział, że już w przyszłym roku pojawią się układy scalone, które będą przesyłały dane za pomocą impulsów światła. Technologia CMOS z krzemową nanofotoniką, która opracowaliśmy w IBM-ie może spełniać wymagania stawiane przed systemami eksaskalowymi poprzez skalowanie przepustowości i zwiększanie gęstości upakowania poszczególnych elementów - powiedział Will Green z IBM-a. Od kilku lat słyszymy, że IBM, Intel, HP, NEC, IMEC Samsung i dziesiątki innych firm pracują nad krzemową fotoniką, która ma być przyszłością technologii CMOS. Teraz Błękitny Gigant ogłosił, że jego specjalistom udało się rozwiązać problemy związane ze zintegrowaniem fotoniki z elektroniką i konwersją sygnałów elektrycznych w optyczne i na odwrót. W związku z tym technologia CISN trafi do komercyjnych układów scalonych już w przyszłym roku. Sytuacja podobna jest do tej, gdy Marconi zademonstrował pierwszą radiową transmisję przez Atlantyk. Dzisiaj oceany dzielą systemy cyfrowe, płyty główne i układy scalone, ale IBM udowodnił, że optyczne łącza mogą przekraczać te oceany za pomocą tradycyjnej litografii CMOS - stwierdził Rick Doherty, analityk z firmy The Evisioneering Group. Ostatnim z głównych problemów, które niedawno rozwiązał IBM na drodze do komercjalizacji CISN, było nałożenie warstwy germanu w technologii CMOS. Już wcześniej firma Freescale we współpracy z Luxterą pokazały sposób na nakładanie germanu w ostatnim etapie produkcji. Inżynierowie IBM-a opracowali metodę nakładania go na samym początku, dzięki czemu udało się aż 10-krotnie zmniejszyć przestrzeń zajmowaną przez komponenty optyczne. To z kolei pozwoliło na umieszczenie optycznych nadajników/odbiorników na powierzchni zaledwie połowy milimetra kwadratowego i zintegrowanie ich z 65-nanometrowym układem CMOS. Technologia CISN pozwala na budowę bloków o wymiarach 4x4 milimetry, umożliwiających przepustowość rzędu terabita na sekundę. IBM przewiduje, że w najbliższych latach CISN będzie coraz szerzej używana i udoskonalana tak, iż do roku 2016 zostanie wykorzystana do łączenia rdzeni w pojedynczym procesorze.