Skocz do zawartości
Forum Kopalni Wiedzy
KopalniaWiedzy.pl

Pochodna?

Rekomendowane odpowiedzi

Taiwan Semiconductor Manufacturing Co. (TSMC) planuje zaoferować swoim klientom w drugim kwartale 2007 roku możliwość produkcji układów w technologii 55 nanometrów - podał serwis X-bit laboratories.

Uruchomienie produkcji w nowym procesie wyróżni ofertę TSMC wśród innych producentów układów, a także pozwoli na produkcję nowych typów układów scalonych.

Obecnie nie wiadomo, czy 55-nanometrowy proces jest pochodną procesu 64 nanometrów, czy też jest to zupełnie nowa technologia.

Jak podała agencja CENS (China Economic News Service), TSMC obecnie produkuje plastry krzemowe w technologii 80 nm - są to głównie chipsety i układy graficzne dla ATI Technologies i Nvidii. Technologia 65 nanometrów ma zostać wprowadzona w przyszłym kwartale.

Mimo że ATI i Nvidia chcą w przyszłości tworzyć swe produkty w technologii 65 nm, żadna z firm nie wspominała o procesie 55 nanometrów.

Udostępnij tę odpowiedź


Odnośnik do odpowiedzi
Udostępnij na innych stronach

Jeśli chcesz dodać odpowiedź, zaloguj się lub zarejestruj nowe konto

Jedynie zarejestrowani użytkownicy mogą komentować zawartość tej strony.

Zarejestruj nowe konto

Załóż nowe konto. To bardzo proste!

Zarejestruj się

Zaloguj się

Posiadasz już konto? Zaloguj się poniżej.

Zaloguj się

  • Podobna zawartość

    • przez KopalniaWiedzy.pl
      Firma Taiwan Semiconductor Manufacturing Co. (TSMC), największy na świecie producent układów scalonych na zlecenie, poinformowała, że wybuduje fabrykę półprzewodników w Japonii. To już druga tego typu zapowiedź w ostatnim czasie. Przed kilkoma miesiącami TSMC ogłosiła, że zainwestuje 12 miliardów dolarów w budowę nowej fabryki w Arizonie.
      Prace budowlane w Japonii rozpoczną się  przyszłym roku, a masowa produkcja chipów ma rozpocząć się w roku 2024. Japoński zakład będzie wyposażony w linie do produkcji w technologii 22 i 28 nanometrów. Będzie więc mniej zaawansowany technologicznie niż fabryka w Arizonie, gdzie powstanie 7-nanometrowa linia technologiczna. W Kraju Kwitnącej Wiśni z taśm produkcyjnych TSMC będą zjeżdżały podzespoły dla produktów konsumenckich, przemysłu samochodowego oraz Internet of Things.
      Dyrektor wykonawczy TSMC, C.C. Wei, poinformował, że firma otrzymała pomoc od japońskiego rządu i swoich japońskich klientów. Nie ujawnił wartości inwestycji, ale zrobił to premier Japonii Fumi Kishida, który poinformował parlament, że budowa pochłonie 8,8 miliarda USD, a część kosztów weźmie na siebie rząd.
      Japońska prasa dowiedziała się, że fabryka powstanie w prefekturze Kumamoto na zachodzie kraju, na ternie należącym do Sony i w pobliżu fabryki Sony, w której powstają matryce światłoczułe. Taka lokalizacja ma spory sens, gdyż Sony jest największym japońskim klientem TSMC.
      Światowy przemysł wciąż ma poważny problem z dostępnością półprzewodników. Niedawno Apple poinformował że najprawdopodobniej będzie zmuszony zmniejszyć tegoroczną produkcję iPhone'ów 13 nawet o 10 milionów sztuk. Do zmniejszenia produkcji została zmuszona też Toyota.
      Pandemia z pełną mocą ujawniła, jak bardzo producenci elektroniki z Europy, USA i Japonii są uzależnieni od chińskich, tajwańskich i południowokoreańskich producentów półprzewodników. Rozpoczęto więc działania, które mają zapobiegać tego typu sytuacjom w przyszłości. Sekretarz Handlu USA zaproponowała przeznaczenie 52 miliardów dolarów na badania nad półprzewodnikami i ich produkcję, Europa chce zwiększyć swoje możliwości produkcyjne, podobnie robi też Japonia. Na Uniwersytecie Tokijskim powołano dwie specjalne organizacje – Research Association for Advanced Systems (RAAS) oraz d.lab – których celem będzie ułatwienie wymiany technologicznej. W ramach RAAS, do której wstęp jest ograniczony, firmy takie jak TSMC, Hitachi czy Toppan mogą wymieniać się swoim know-how oraz korzystać z wyników zaawansowanych badań materiałowych, fizycznych i chemicznych prowadzonych na Uniwersytecie Tokijskim.

      « powrót do artykułu
    • przez KopalniaWiedzy.pl
      Tajwański gigant TSMC, podczas Technology Symposium, zdradził nieco szczegółów na temat technologii 3- i 2-nanometrowych. Układy w technologii 3 nanometrów mają zjeżdżać z fabrycznych taśm w drugiej połowie przyszłego. roku. N3 będzie wykonany w technologii FinFET, a układy te mają być o 10-15 procent bardziej wydajne niż N5 przy tym samym poborze mocy.
      Zaś przy tej samej prędkości pracy N3 będą pobierały o 25–30 procent mniej energii niż N5. N3 pozwoli na zwiększenie gęstości upakowania układów logicznych o 70%, gęstość SRAM o 20%, a podzespołów analogowych o 10%. Wydaje się też, że klienci są bardzo zainteresowani układami N3. TSMC informuje, że już w tej chwili ma 2-krotnie więcej zamówień na N3 niż w analogicznym momencie było ich na N5.
      Jednak prawdziwym skokiem technologicznym dla TSMC będzie proces technologiczny N2. Układy 2-nanometrowe nie będą korzystały z technologii FinFET. Firma wykorzysta technologię nanopowłok. To najważniejsza zmiana od lat. TSMC informuje, że tranzystory z nanopowłok charakteryzują się aż 15-procentowym spadkiem zmienności napięcia progowego (Vt) w porównaniu  z „bardzo dobrymi” tranzystorami FinFET. W przemyśle półprzewodnikowym Vt odnosi się do minimalnego napięcia wymaganego, by obwód działał i nawet najmniejsza zmienność w tym zakresie może prowadzić do problemów projektowych oraz spadku wydajności układu, wyjaśniają przedstawiciele TSMC.
      Firma potwierdziła jednocześnie swoje plany odnośnie budowy fabryki produkującej układy w technologii N2. Fabryka taka powstanie w Hsinchu na Tajwanie, a firma właśnie negocjuje zakup ziemi pod jej budowę.

      « powrót do artykułu
    • przez KopalniaWiedzy.pl
      Przed tygodniem TSMC ogłosiło, że wykorzystywana przezeń technologia 7nm plus (N7+) jest pierwszym komercyjnie dostępnym wdrożeniem technologii EUV (litografii w ekstremalnie dalekim ultrafiolecie). Tym samym tajwański gigant ustawił się w roli światowego lidera EUV. I wielu analityków to potwierdza.
      TSMC jest ewidentnym liderem na rynku EUV, zarówno jeśli chodzi o zamówione i już wykorzystywane narzędzia, liczbę plastrów wytwarzanych w technologii EVU jak i zintegrowania EUV w swoich planach produkcyjnych, mówi Jim Fontanelli, analityk w firmie Arete Ressearc.
      Obecnie najnowocześniejszą z wykorzystywanych technologii jest 7+ z trójwarstwową maską EUV. W drugiej połowie połowie przyszłego roku TSMC ma zamiar wdrożyć 5 nm z maską 15-warstwową, a pod koniec 2020 roku zadebiutuje technologia 6 nm, w której wykorzystana zostanie 4-warstwowa maska EUV, twierdzi Fontanelli.
      Zdaniem analityka, obecnie największym odbiorcą plastrów 7+ produkowanych przez TSMC jest AMD i ma to związek z ograniczoną dostępnością produktu. Jednak przy przejściu na węzeł 5nm pozycję kluczowego klienta w tej technologii powinno zyskać Huawei, a na drugim miejscu znajdzie się Apple. Obie firmy chcą bowiem wykorzystać możliwości związane z miniaturyzacją, mniejszym poborem mocy oraz poprawieniem wydajności. Największym odbiorcą plastrów 6nm ma zostać, również w zwiazku z ograniczoną podażą 7nm, MediaTek.
      Wdrożenie EUV jest bardzo trudne. Dość wspomnieć, że technologia ta wymaga źródła światła o mocy 250W. Tymczasem w powszechnie obecnie wykorzystywanej litografii zanurzeniowej wykorzystuje się moc 90W. A kolejna generacja EUV, high-NA EUV będzie wymagała 500-watowego źródła.
      EUV oferuje jednak tak wiele zalet, że warto przebrnąć trudy jej wdrożenia. Przede wszystkim pozwala zaś skrócić czas produkcji i uniknąć wielokrotnego naświetlania plastra.
      Technologia ta jest jednak na tyle nowa, kosztowna i sprawia tak dużo problemów, że obecnie jedynie trzech światowych producentów – TSMC, Samsung i Intel – ma w planach jej wdrożenie do produkcji. Intel jest w tych pracach najmniej zaawansowany. Intel wydaje się całkowicie zaangażowany w EUV 7nm, którą wdroży w 2021 roku. Liczba warstw w masce będzie tam mniejsza niż liczba warstw w węźle 5nm TSMC. Ma to związek w różnicach wymagań technologicznych. Prawdopodobnie warstw tych będzie mniej niż 10, mówi Fontanelli.
      Fakt, dla którego Fontanelli w dużej mierze opiera się na domysłach, dobrze wyjaśniają słowa innego analityka, Dana Hutchesona z VLSI Reseearch. Intel to największa zagadka spośród tych trzech producentów, gdyż nie tworzy podzespołów na zamówienie, zatem nie ma powodu, dla którego miałby zdradzać, co robi. Ponadto warto pamiętać, że Intel zawsze wdrażał narzędzia litograficzne dla kolejnych węzłów wcześniej, niż ktokolwiek inny. Ponadto od lat najbardziej angażuje się w badania nad EUF. Nie ma też marketingowego powodu, by na bieżąco informować o postępach w EUF, dlatego też sądzę, że nic nie powiedzą, zanim nie będą pewni, że są gotowi do rozpoczęcia produkcji.
      Początkowo Intel miał zamiar rozpocząć produkcję 7-nanometrowych układów w 2017 roku, jednak w związku z opóźnieniami przy węzłach 14- i 10-nanometrowym plany te przesunięto o cztery lata. W bieżącym roku menedżerowie Intela zapowiedzieli, że procesy produkcyjne 7-nanometrowych układów tej firmy będą równie lub bardziej wydajne niż procesy produkcyjne 5-nanometrowych kości TSMC.

      « powrót do artykułu
    • przez KopalniaWiedzy.pl
      Pod koniec sierpnia GlobalFoundries pozwało TSMC i 20 jego klientów o naruszenie 16 patentów GF. Nie trzeba było długo czekać, by pojawił się kontrpozew, w którym TSMC oskarża GF o naruszenie 25 patentów. TSMC domaga się m.in. nałożenie na GF zakazu produkcji urządzeń naruszających patenty, zakazu sprzedaży już wyprodukowanych przedmiotów oraz znaczącego odszkodowania finansowego.
      Niedługo po tym, gdy pojawiły się informacje o pozwie TSMC, w GlobalFoundries odpowiedziało: TSMC od dawna wykorzystuje swoją dominująca pozycję do wywierania nacisków na mniejszych konkurentów i do wysuwania odwetowych kontrpozwów. Obecny pozew wpisuje się w tę strategię.  Jesteśmy pewni naszego stanowiska oraz wyniku procesu sądowego i nie pozwolimy się zastraszyć. Pod odpowiedzią podpisany jest Sam Azar, wiceprezes ds. prawnych GF.
      GlobalFoundries złożyło swój pozew w USA i Niemczech, kontrpozew TSMC został złożony w USA, Niemczech i Singapurze. TSMC twierdzi, że patenty, które narusza GF obejmują „co najmniej” technologie wytwarzania układów scalonych od 40 do 12 nanometrów. To „co najmniej” jest zapewne ostrzeżeniem skierowanym do GF, że jeśli uruchomi zapowiadane przez siebie linie produkcyjne w technologii 7 nm to pozew zostanie rozszerzony i na tę technologię.
      Jim McGregor, główny analityk firmy Tirias Research, komentując przepychanki pomiędzy firmami stwierdził: To sprawa, na której nie wygra nikt, prócz prawników. Tak, jak można się było tego spodziewać, TSMC złożyło kontrpozew w odpowiedzi na działania GlobalFoundries. Co prawda GF domaga się odszkodowania, ale prawdopodobnie sprawa skończy się szerokim porozumieniem dotyczącym wzajemnego licencjonowania patentów, co zabezpieczy obie firmy przed przyszłymi pozwami. W innym przypadku proces potrwa wiele lat, a wszelkie ugody finansowe i tak zostaną przejedzone na koszty procesu.

      « powrót do artykułu
    • przez KopalniaWiedzy.pl
      Infekcja wirusem komputerowym, do jakiej doszło w TSMC wywołała obawy o ciągłość dostaw 7-nanometrowych układów scalonych. Infekcja nie mogła wydarzyć się w gorszym momencie. Trzeci kwartał roku to szczyt sezonu dla producentów układów. Wówczas produkują kości, które trafiają do takich odbiorców jak Apple, przygotowujących swoje produkty na okres świątecznych zakupów.
      Do infekcji doszło wieczorem 3 sierpnia. TSMC musiało wyłączyć część ze swoich linii produkcyjnych. Zainfekowane zostały główne fabryki TSMC pracujące z 12-calowymi plastrami, w tym Fab 12 w Hsinchu Science Park i Fab 15 w Central Taiwan Science Park. Niektóre zakłady zostały zamknięte nawet na 10 godzin, co oznaczało uszkodzenie tysięcy plastrów.
      Teraz w Fab 15 trwa walka z czasem. TSMC chce wywiązać się z zamówień na 7-nanometrowe układy scalone. Kości te produkowane są głównie dla Apple'a, AMD, Qualcommu, Nvidii i Xilinksa. Tego typu układy stanowią coraz ważniejsze źródło przychodu TSMC. Firma już wcześniej zapowiadała, że w trzecim kwartale bieżącego roku uzyska z nich 10% przychodów, w czwartym będzie to 20%, a w całym roku ponad 20% przychodów TSMC ma pochodzić właśnie z najnowocześniejszych układów scalonych.
      Wstępne szacunki mówią, że atak szkodliwego kodu wpłynie na 3% przychodów z bieżącego kwartału, a opóźnione dostawy układów scalonych trafią do zamawiających w czwartym kwartale. Straty firmy wyniosą najprawdopodobniej 88-98 milionów dolarów, z czego wartość zniszczonych plastrów to około 30 milionów.
      Pojawiły się już głosy, że cała ta sytuacja wpłynie na spadek zaufania klientów do TSMC.
      Tajwański producent układów scalonych poinformował, że przyczyną infekcji był "błąd podczas instalacji oprogramowania dla nowego narzędzia". Dalszych szczegółów nie podano.

      « powrót do artykułu
  • Ostatnio przeglądający   0 użytkowników

    Brak zarejestrowanych użytkowników przeglądających tę stronę.

×
×
  • Dodaj nową pozycję...