Francuzi pokazali 96-rdzeniowiec z chipletów. Aktywny rozdzielacz kluczem do sukcesu

[KopalniaWiedzy.pl 314]

Przez dekady na pojedynczym kawałku krzemu starano się zintegrować coraz więcej podzespołów. Dzisiaj mamy tego rezultat w postaci układów typu system-on-chip. Jednak w miarę wzrostu skomplikowania takich układów zaczęły rosnąć koszty i pojawiało się coraz więcej problemów produkcyjnych. Pomysł umieszczania wszystkiego na jednym kawałku krzemu przestał być tak pociągający, jak był niedawno.

Obecnie jedne z najbardziej zaawansowanych procesorów, w tym Ryzen firmy AMD, są zbudowane z chipletów, czyli zamkniętych w jednej procesorowej obudowie dobrze ze sobą skomunikowanych produkowanych niezależnie, nawet w innych procesach technologicznych, struktur krzemowych.

Francuska organizacja badawcza CEA-Leti postanowiła sprawdzić, jak daleko można rozwinąć koncepcję chipletów. Podczas IEEE Solid-State Circuits Conference (ISSCC) Francuzi zaprezentowali 96-rdzeniowy procesor zbudowany z sześciu chipletów.

Chip został zbudowany z sześciu 16-rdzeniowych chipletów umieszczonych na wspólnym krzemowym podłożu zwanym aktywnym rozdzielaczem. Na rozdzielaczu umieszczono regulatory napięcia oraz sieć łączącą podzespoły pamięci. Jak mówi Pascal Vivet, dyrektor ds. naukowcy CEA-Leti, aktywne rozdzielacze to najlepsze rozwiązanie dla technologii chipletów. Pozwalają one bowiem łączyć razem układy niejednorodne technologicznie czy pochodzące od różnych producentów. Jeśli chcesz zintegrować chiplet od producenta A z chipletem od producenta B, a ich interfejsy nie są kompatybilne, musisz mieć coś, co je połączy. A jedynym na to sposobem jest użycie aktywnego rozdzielacza, stwierdził Vivet.

Rozdzielacz wyposażono w network-on-chip, który wykorzystuje trzy różne obwody do łączenia podsystemów pamięci. L1 i L2 są połączone bezpośrednio, co zapewnia odpowiednią prądkość przekazywania danych. Połączenie L2 i L3 wymaga już odpowiednich układów pośredniczących, podobnie jak połączenie L3 z układami pamięci znajdującymi się poza chipem. Jednak odpowiednio skonstruowany rozdzielacz pozwala na przesyłanie danych z prędkością 3 TB/s na milimetr kwadratowy, a opóźnienia wynoszą tutaj zaledwie 0,6 ns na milimetr.

Zaprezentowany przez CEA-Leti rozdzielacz zawiera też regulatory napięcia. Zwykle podzespoły te znajdują się na samym procesorze w postaci stabilizatorów napięcia typu LDO (low dropout regulator). Francuzi zastosowali bardziej efektywne przekształtniki napięcia (switched capacitor voltage regulator). Co prawda wymagają one zastosowania osobnego kondensatora, ale na rozdzielaczu jest wystarczająco dużo miejsca, by go umieścić. W zamian dostajemy bardziej energooszczędny układ, który potrzebuje zaledwie 156 mW na milimetr kwadratowy.

Tego typu architektura pozwala na wykorzystanie standardowych interfejsów do łatwego łączenia podzespołów różnych producentów w tańszy, bardzie elastyczny system-on-chip. Jednak przemysł zbyt szybko takiej architektury nie zaadoptuje. Obecnie bowiem komercyjne systemy wykorzystują chiplety umieszczone na rozdzielaczach, które nie zawierają aktywnych elementów. Wiele z nich nie jest nawet wykonanych z krzemu.

Tymczasem na ISSCC AMD pobiło rekord wydajności. Podkręcony i chłodzony ciekłym azotem zbudowany z chipletów układ Zen 2 osiągnął 37 744 punkty w benchmarku Cinebench 3D. Wcześniejszy rekord wynosił około 32 000 punktów, a osiągnięto go dzięki kosztującemu 20 000 USD 128-rdzeniowemu systemowi serwerowemu.

« powrót do artykułu